페이지 1 / 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-084848

(43) Date of publication of application: 31.03.1995

(51)Int.Cl.

G06F 12/00 GO6F 1/00 GO6F 9/06 G06F 9/445 GO6F 12/16

(21)Application number: 05-184186

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

26.07.1993


(72)Inventor: SHIMOTONO SUSUMU

(54) INFORMATION PROCESSING SYSTEM

(57)Abstract:

PURPOSE: To perform a series of the operations of hibernation and waking-up at a high speed in a hibernation file system.

CONSTITUTION: At the time of starting a hibernation mode, the allocation information of a hibernation file is acquired from information managed by an OS file system on an external storage device and inputted to a buffer (steps 805 and 806). By using the information, the contents of a main memory and a VRAM and the allocation information are saved in a hibernation file (steps 808, 810 and 811). Also, address information where the allocation information is saved on the external storage device is stored in a prescribed control information area (step 813). At the time of performing the waking-up, the allocation information already present in the hibernation file is used and the contents of the main memory and the VRAM are restored.



LEGAL STATUS

[Date of request for examination] 26.07.1993 [Date of sending the examiner's decision of 05.03.1996

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number] 3102455 [Date of registration] 25.08.2000 [Number of appeal against examiner's decision 08-08175

of rejection]

Searching PAJ 페이지 2 / 2

[Date of requesting appeal against examiner's 22.05.1996

decision of rejection]

[Date of extinction of right] 25.08.2004

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-84848

(43)公開日 平成7年(1995) 3月31日

(51) Int.Cl. ⁸		識別記号		庁内整理番号	得 FI				技術表示箇所	
G06F	12/00	5 3 1	J	8944-5B						
	1/00	370	D							
	9/06	410	В	9367-5B						
	9/445									
				9367-5B	G	0 6 F	9/ 06		420 L	
					有	請求項	頁の数19	OL	(全 24 頁)	最終頁に続く
(21)出願番号		特願平5-184186			(71)	出願人	390009531			
							インタ・	ーナシ	ョナル・ビジ	ネス・マシーン
(22)出願日		平成5年(1993)7月26日					ズ・コ	一ポレ	イション	
							INT	ERN	ATIONA	L BUSIN
							ESS	MΑ	SCHINE	S CORPO
							RAT	ION		
							アメリ	力合衆	国10504、ニュ	ーヨーク州
							アーモ	ンク	(番地なし)	
					(72)	発明者	下遠野	亭		
							神奈川	県大和	市下鶴間1623	番地14 日本ア
							イ・ピー・エム株式会社 大和事業所内			
					(74)	代理人	弁理士	合田	潔 (外3:	名)
				1						


(54) 【発明の名称】 情報処理システム

(57)【要約】

(修正有)

【目的】ハイバーネーション・ファイルシステムで、ハイバーネーション及びウェーク・アップの一連の動作を 高速に行う。

【構成】ハイバーネーション・モードに入るときは、外部記憶装置上の、OSファイル・システムが管理する情報からハイバーネーション・ファイルのアロケーション情報を獲得し、バッファに入力する(ステップ805、806)。その情報を用いてメイン・メモリ及びVRAMの内容並びにアロケーション情報をハイバーネーション・ファイルにセーブする(ステップ808、810、811)。また、外部記憶装置上のアロケーション情報がセーブされたアドレス情報を所定の制御情報領域にストアする(ステップ813)。ウェーク・アップするときには、ハイバーネーション・ファイル中に既にあるアロケーション情報を使ってメイン・メモリ及びVRAMの内容をリストアする。



【特許請求の範囲】

【請求項1】CPU、揮発性のメイン・メモリ及び不揮 発性の外部記憶装置を備え、所定の状態が発生したとき にタスクを中断し、上記メイン・メモリの内容を、上記 外部記憶装置に存在し、OSファイル・システムによっ て管理されているハイバーネーション・ファイルにセー ブレて上記メモリへの給電を停止するハイバーネーショ ン機能をサポートする情報処理システムであって、

(a) ハイバーネーション・モードに入るときに、上記 外部記憶装置上の、上記OSファイル・システムが管理 10 するファイル・アロケーション情報をストアしている領 域にアクセスして、上記ハイバーネーション・ファイル のアロケーション情報を獲得し、上記システム中のバッ ファに入力する手段と、(b)上記バッファ中の上記ア ロケーション情報をそれ自身を用いて上記ハイバーネー ション・ファイルにセーブする手段と、(c)上記バッ ファ中の上記アロケーション情報を用いて、上記メイン ・メモリの内容を、上記ハイバーネーション・ファイル にセーブする手段と、(d)上記外部記憶装置上の上記 を、上記外部記憶装置上の所定の領域にストアする手段 を具備する、情報処理システム。

【請求項2】上記手段(a)は、上記OSファイル・シ ステムが管理するハイバーネーション・ファイルのアロ ケーション情報を、上記外部記憶装置上での当該ファイ ルを構成する一続きのセクタ・ブロックごとにそのスタ ート・アドレスと長さを示す情報に変換し、変換後の情 報を上記バッファに入力することを特徴とする、請求項 1記載の情報処理システム。

オ・メモリ並びに不揮発性の外部記憶装置を備え、所定 の状態が発生したときに、上記メイン・メモリ及び上記 ビデオ・メモリの内容を、上記外部記憶装置に存在し、 OSファイル・システムによって管理されているハイバ ーネーション・ファイルにセーブしてシステム全体をパ ワーオフするハイバーネーション機能をサポートする情 報処理システムであって、(a)ハイバーネーション・ モードに入るときに、上記外部記憶装置上の、上記OS ファイル・システムが管理するファイル・アロケーショ ン情報をストアしている領域にアクセスして、上記ハイ 40 バーネーション・ファイルのアロケーション情報を獲得 し、上記システム中のバッファに入力する手段と、

(b) 上記バッファ中の上記アロケーション情報をそれ 自身を用いて上記ハイバーネーション・ファイルにセー ブする手段と、(c)上記バッファ中の上記アロケーシ ョン情報を用いて、上記メイン・メモリ及び上記ビデオ ・メモリの内容を、上記ハイバーネーション・ファイル にセーブする手段と、(d)上記外部記憶装置上の上記 アロケーション情報がセーブされた場所のアドレス情報 を、上記外部記憶装置上の所定の制御情報領域にストア 50 ポートする情報処理システムであって、

する手段を具備する、情報処理システム。

【請求項4】上記手段(a)は、上記OSファイル・シ ステムが管理するハイバーネーション・ファイルのアロ ケーション情報を、上記外部記憶装置上での当該ファイ ルを構成する一続きのセクタ・ブロックごとにそのスタ ート・アドレスと長さを示す情報に変換し、変換後の情 報を上記バッファに入力することを特徴とする、請求項 3記載の情報処理システム。

【請求項5】上記ハイバーネーション・ファイル中で、 上記メイン・メモリの内容と上記ビデオ・メモリの内容 は区別して管理されており、上記制御情報領域には、上 記外部記憶装置上での上記メイン・メモリの内容がセー ブされた場所と上記ビデオ・メモリの内容がセーブされ た場所を示すアドレス情報がストアされることを特徴と する、請求項3記載の情報処理システム。

【請求項6】ハードウェア・コンテキスト情報を含む作 業データを上記ハイバーネーション・ファイルにセーブ する手段を具備し、

上記制御情報領域には、上記外部記憶装置上での上記作 アロケーション情報がセーブされた場所のアドレス情報 20 業データがセーブされた場所を示すアドレス情報がスト アされることを特徴とする、請求項3記載の情報処理シ ステム。

> 【請求項7】システム・コンフィギュレーション情報を ストアするCMOS手段と、

上記システム・コンフィギュレーション情報を上記CM OS手段から上記制御情報領域にストアする手段とを具 備することを特徴とする、請求項3記載の情報処理シス テム。

【請求項8】 ハイバーネーション・モードに入るための 【請求項3】CPU、揮発性のメイン・メモリ及びビデ 30 一連のセーブ動作を経てパワーオフされたことを示すハ イバーネーション・シグニチャを上記制御情報領域にス トアする手段を具備することを特徴とする、請求項3記 載の情報処理システム。

> 【請求項9】システムのパワーオンまたはリセット時 に、上記ハイバーネーション・シグニチャの有無に基づ いて、ノーマル・ブートまたは上記外部記憶装置からの リストアを伴うブートの何れかを選択する手段を具備す ることを特徴とする、請求項8記載の情報処理システ

【請求項10】上記ハイバーネーション・ファイルのサ イズをチェックして、サイズが不十分である場合には、 ハイバーネーションの実行を拒否する手段を具備するこ とを特徴とする、請求項3記載の情報処理システム。

【請求項11】 CPU、揮発性のメイン・メモリ及び不 揮発性の外部記憶装置を備え、ハイバーネーション・モ ード中にパワーがオンになったことに応答して、上記メ イン・メモリの内容を上記外部記憶装置上のOS管理下 のハイバーネーション・ファイルからリストアし、中断 されていたタスクを再開するウェーク・アップ機能をサ

上記ハイバーネーション・ファイルは、当該ファイルの アロケーション情報を含んでおり、

上記ハイバーネーション・ファイル中の上記アロケーシ ョン情報が存在する場所のアドレス情報を含む制御情報 が、上記外部記憶装置上の所定の制御情報領域にストア されており、

上記情報処理システムは、(a)上記制御情報領域にア クセスして上記アドレス情報を獲得し、上記アロケーシ ョン情報を上記システム中のバッファに入力する手段 と、(b)上記バッファ中の上記アロケーション情報を 10 記載の情報処理システム。 用いて、上記メイン・メモリの内容を上記ハイバーネー ション・ファイルからリストアする手段を具備すること を特徴とする、情報処理システム。

【請求項12】上記ハイバーネーション・ファイル中の 当該ファイルのアロケーション情報は、上記外部記憶装 置上での当該ファイルを構成する一続きのセクタ・ブロ ックごとにそのスタート・アドレスと長さを示す情報で あることを特徴とする、請求項11記載の情報処理シス テム。

【請求項13】ウェーク・アップのための一連の処理の 20 情報処理システム。 最後に、上記制御情報を無効化する手段を具備すること を特徴とする請求項11記載の情報処理システム。

【請求項14】CPU、揮発性のメイン・メモリ及びビ デオ・メモリ並びに不揮発性の外部記憶装置を備え、ハ イバーネーション・モード中にパワーがオンになったこ とに応答して、上記メイン・メモリ及び上記ビデオ・メ モリの内容を上記外部記憶装置上のOS管理下のハイバ ーネーション・ファイルからリストアし、中断されてい たタスクを再開するウェーク・アップ機能をサポートす る情報処理システムであって、

上記ハイバーネーション・ファイルは、当該ファイルの アロケーション情報を含んでおり、

上記ハイバーネーション・ファイル中の上記アロケーシ ョン情報が存在する場所のアドレス情報を含む制御情報 が、上記外部記憶装置上の所定の制御情報領域にストア されており、

上記情報処理システムは、(a)上記制御情報領域にア クセスして上記アドレス情報を獲得し、上記アロケーシ ョン情報を上記システム中のバッファに入力する手段 用いて、上記メイン・メモリ及び上記ビデオ・メモリの 内容を上記ハイバーネーション・ファイルからリストア する手段を具備することを特徴とする、情報処理システ

【請求項15】上記ハイバーネーション・ファイル中の 当該ファイルのアロケーション情報は、上記外部記憶装 置上での当該ファイルを構成する一続きのセクタ・ブロ ックごとにそのスタート・アドレスと長さを示す情報で あることを特徴とする、請求項14記載の情報処理シス テム。

【請求項16】上記ハイバーネーション・ファイル中 で、上記メイン・メモリの内容と上記ビデオ・メモリの 内容は区別して管理されており、上記制御情報領域に は、上記メイン・メモリの内容がセーブされている場所 と上記ビデオ・メモリの内容がセーブされている場所を

上記手段(b)は、上記メイン・メモリの内容について のアドレス情報及び上記ビデオ・メモリの内容について のアドレス情報を用いることを特徴とする、請求項14

示すアドレス情報がストアされており、

【請求項17】上記ハイバーネーション・ファイル中 に、ハードウェア・コンテキスト情報を含む作業データ がセーブされ、上記制御情報領域には、上記作業データ がセーブされている場所を示すアドレス情報がストアさ れており、

上記システムは、上記アロケーション情報及び上記作業 データについてのアドレス情報を用いて、上記作業デー タを上記ハイバーネーション・ファイルからリストアす る手段を具備することを特徴とする、請求項14記載の

【請求項18】上記制御情報領域には、ハイバーネーシ ョン実行時のシステム・コンフィギュレーション情報が ストアされており、

上記システムは、現在のシステム・コンフィギュレーシ ョンとハイバーネーション実行時のシステム・コンフィ ギュレーションを比較し、不一致のときはウェーク・ア ップ・シークエンスをストップすることを特徴とする、 請求項14記載の情報処理システム。

【請求項19】ウェーク・アップのための一連の処理の 30 最後に、上記制御情報を無効化する手段を具備すること を特徴とする請求項14記載の情報処理システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、低消費電力で動作する 情報処理システムに関し、特にノートブック・コンピュ ータのような携帯型の情報処理装置に関するものであ る。

[0002]

【従来の技術】最近の技術革新によって、小型・軽量の と、(b)上記バッファ中の上記アロケーション情報を 40 ポータブル・コンピュータが主流となってきた。このよ うなポータブル・コンピュータを室外で使用する場合、 通常はバッテリーで電力を供給している。しかし、ポー タブル・コンピュータに搭載するバッテリーは小型なも のに限られるため、1回の充電でパソコンが動作可能な 時間は短い。このため、多くのポータブル・コンピュー タは、消費電力を減らすために種々の工夫を施してい

> 【0003】サスペンド/レジューム機能は、そのよう な工夫の一つである。それによれば、一定時間I/Oデ 50 バイスのアクティビィティが検出されない等の状態が発

生すると、コンピュータはサスペンド・モードに入る。 サスペンド・モードの間、すべてのタスクは停止され、 後で再開するのに必要なデータがメイン・メモリにセー ブされる。サスペンド・モードの間、メイン・メモリ及 びビデオ・メモリ(VRAM)への給電は行われるけれ ども、CPU等への給電は停止される。しかしながら、 ポータブル・コンピュータにおいてサスペンド/レジュ 一ム機能がサポートされているだけでは、サスペンド・ モードが長く継続したときに、バッテリーの電力が消費 され、その結果、メモリやVRAMの内容が失われると 10

【0004】そこで、コンパック社のLTE Lite /25のように、ハイバーネーション機能をサポートし たポータブル・コンピュータが提案され、販売されるよ うになった。(コンパック、LTEは、コンパック・コ ンピュータ・コーポレーションの商標である。) ハイ バーネーションがイネーブルされると、ロー・バッテリ 一状態になったり、あるいはサスペンド・モードが一定 時間継続するなどの状態が発生したときに、システム ハード・ディスクにセーブした後、ハイバーネーション モードに入る。ハイバーネーション・モードでは、メ モリ及びVRAMを含むシステム全体のパワーがオフさ れる。後でユーザがシステムのパワーをオンにすると、 ハード・ディスクにストアされていたデータはメモリや VRAMにリストアされ、中断していたタスクが自動的 に再開する。パワーオンに伴う一連の動作はウエィク・ アップとも呼ばれる。

[0005]

いう問題点があった。

【発明が解決しようとする課題】ハイバーネーションを 30 サポートするためには、予めハード・ディスク装置にメ イン・メモリやVRAMの内容をセーブするためのスペ ースを確保する必要がある。現在知られているシステム のあるものは、ハード・ディスク上にハイバーネーショ ン専用の領域が確保されており、ユーザがその設定を変 更することができない。しかしながら、そのようなシス テムでは、セーブ可能な情報量が制限されるため、メイ ン・メモリを増設することが不可能である。

【0006】そこで、メイン・メモリなどの内容をセー ブする宛先を、OSファイル・システムによって管理さ 40 らリストアし、中断されていたタスクを再開するウェー れるハイバーネーション・ファイルとするシステムが知 られている。これによって、メイン・メモリが増設さ れ、したがって外部記憶装置上に確保するべきスペース のサイズが増えた場合でも、スペースを確保し直すこと が簡単にできる。

【0007】そのようなシステムでは、メモリやVRA Mとハード・ディスク装置との間でデータ転送を行うた めに、OSによって管理されるハイバーネーション・フ アイルのアロケーション・リストにアクセスすることが サイズは巨大であるため、アロケーション・リストも長 大となる。ハイバーネーション/ウェーク・アップのた めの一連の動作を高速に行うためには、ハイバーネーシ ョン・ファイルのアロケーション情報を獲得するために ハード・ディスク装置にアクセスする頻度を可能な限り 減らさなければならない。

【0008】本発明は、以上に鑑みなされたものであ り、ハイバーネーション及びウェーク・アップのための 一連の動作を高速で行うことを目的とする。

[00009]

【課題を解決するための手段】上記目的を達成するため に、本発明の第1の側面は、CPU、揮発性のメイン・ メモリ及びビデオ・メモリ並びに不揮発性の外部記憶装 置を備え、所定の状態が発生したときに、上記メイン・ メモリ及びビデオ・メモリの内容を、上記外部記憶装置 に存在し、OSファイル・システムによって管理されて いるハイバーネーション・ファイルにセーブしてシステ ム全体をパワーオフするするハイバーネーション機能を サポートする情報処理システムであって、(a)ハイバ は、後でタスクを再開するのに必要なすべてのデータを 20 ーネーション・モードに入るときに、上記外部記憶装置 上の、上記OSファイル・システムが管理するファイル ・アロケーション情報をストアしている領域にアクセス して、上記ハイバーネーション・ファイルのアロケーシ ョン情報を獲得し、上記システム中のバッファに入力す る手段と、(b)上記バッファ中の上記アロケーション 情報をそれ自身を用いて上記ハイバーネーション・ファ イルにセーブする手段と、(c)上記バッファ中の上記 アロケーション情報を用いて、上記メイン・メモリ及び 上記ビデオ・メモリの内容を、上記ハイバーネーション ・ファイルにセーブする手段と、(d)上記外部記憶装 置上の上記アロケーション情報がセーブされた場所のア ドレス情報を、上記外部記憶装置上の所定の制御情報領 域にストアする手段を具備することを特徴とする。

> 【0010】また、本発明の第2の側面は、CPU、揮 発性のメイン・メモリ及びビデオ・メモリ並びに不揮発 性の外部記憶装置を備え、ハイバーネーション・モード 中にパワーがオンになったことに応答して、上記メイン ・メモリ及び上記ビデオ・メモリの内容を上記外部記憶 装置上のOS管理下のハイバーネーション・ファイルか ク・アップ機能をサポートする情報処理システムであっ て、上記ハイバーネーション・ファイルは、当該ファイ ルのアロケーション情報を含んでおり、上記ハイバーネ ーション・ファイル中の上記アロケーション情報が存在 する場所のアドレス情報を含む制御情報が、上記外部記 憶装置上の所定の制御情報領域にストアされており、上 記情報処理システムは、(a)上記制御情報領域にアク セスして上記アドレス情報を獲得し、上記アロケーショ ン情報を上記システム中のバッファに入力する手段と、

必須となる。一般に、ハイバーネーション・ファイルの 50 (b)上記バッファ中の上記アロケーション情報を用い

て、上記メイン・メモリ及び上記ビデオ・メモリの内容 を上記ハイバーネーション・ファイルからリストアする 手段と、(c)上記制御情報を無効化する手段を具備す ることを特徴とする。

[0011]

【実施例】

A. システム全体の構成

図1は、簡略化された形で、本発明を具体化したノート ・ブック型コンピュータ(以下では単にシステムと呼 ぶ)の主要なハードウェア構成要素を示している。10 10 ニケーションを可能にし、SMIハンドラであるところ はメインCPUであり、実施例ではメモリ・コントロー ラが内蔵されているインテル社の80486SLを用い ている。CPU10は、メモリ・バス11を介してメイ ン・メモリ12及びPMメモリ13と連絡している。メ イン・メモリ12には、BIOS、ドライバ、OS及び アプリケーションがロードされる。一方、PMメモリ1 3には、ハイバーネーションを含むパワー・マネジメン トを行うPMコード(PMC)及びその作業データがス トアされる。PMメモリはさらにPMCがストアされる 領域と作業データがストアされる領域に分かれる。PM 20 Cは、POR (パワーオン/リセット) 時にROMから ロードされる。

【0012】別個のチップをPMメモリとメイン・メモ リに割り当てること、例えばPMメモリにはSRAMチ ップを使い、メイン・メモリにはDRAMチップを使う ことも可能であるが、実施例では、80486SLのア ーキテクチャを用いて、1つのDRAMチップのそれぞ れ特定の領域をメイン・メモリ12とPMメモリ13と に割り当てている。

リ13の両方にアクセスすることができる。これに対 し、OSやドライバはPMメモリ13にアクセスできな い。メインCPU10がメイン・メモリ12とPMメモ リ13のどちらとコミュニケートするかは、メモリ・コ ントローラによって切り換えられる。

【0014】CPU10は、アドレス/データ・バス1 4を介して、トラップ・ロジック16、DMAC(ダイ レクト・メモリ・アクセス・コントローラ) 18、PI C(プログラム可能割込みコントローラ)20、PIT アル・ポート24、パラレル・ポート26、RTC(リ アル・タイム・クロック) 28、CMOS30、ROM 32と結合している。

【0015】トラップ・ロジック16の出力端子とCP U10の特定のピンとはシステム割込み線52によって 接続されている。トラップ・ロジック16はバス14を 常時モニタしており、その内蔵レジスタにセットされた アドレスへのアクセスを検出したときに、システム割込 み線52をアクティブにする。また、外部入力端子に入 力される信号50がアクティブになったときにも、シス 50 ップ56と結ばれている。VGAチップ56はディスプ

テム割込み線52をアクティブにする。

【0016】実施例では、インテル社のI/Oチップ・ セット82360SLを用いている。これは、トラップ ・ロジック16、DMAC18、PIC20、PIT2 2、シリアル・ポート24、RTC28及びCMOS3 0を集約したものである。82360SLでは、システ ム割込みはSMI(システム・マネジメント・インタラ プト)と呼ばれている。SMIが発生すると、メモリ・ コントローラはCPU10とPMメモリ13とのコニュ のPMCの実行が開始される。SMIハンドラ(PM C)は、SMIの原因を突き止め、原因に応じた処理ル ーチンにジャンプする。

【0017】シリアル・ポート24は、シリアル・ポー ト・バッファ34を介して1以上のI/Oデバイスと接 続される。それらのI/Oデバイスについては、ポート 24に割り付ける I/O空間のベース・アドレスを、任 意に (例えば3F8 (H) または2F8 (H)) に設定 することができる。

【0018】RTC28とCOMS30は1つのチップ に搭載されている。そのチップには、システムのパワー がオフのときでも、リザーブ・バッテリー36からパワ 一が供給される。リザーブ・バッテリー36はコイン・ バッテリーであってよい。

【0019】ROM32には、BIOSコードの他に、 PMCがストアされている。システムのPOR時に走る POST (パワーオン・セルフ・テスト) によって、P MCはROM32からPMメモリ13にロードされる。 【0020】CPU10は、KMC(キーボード/マウ 【0013】PMCは、メイン・メモリ12とPMメモ 30 ス・コントローラ)38を介して、マウス42及びキー ボード44からの信号を受信する。本実施例では、キー ボード44のマトリックスをモニタするプロセッサ (サ ブCPU40)が、パワーマネジメント機能の一部も担 当している。サブCPU40は、キーボード44のマト リックス、リッド46、メインバッテリー48をモニタ し、それらデバイスに関して所定の状態が発生したこ と、例えばホット・キーが押されたり、リッドが閉じら れたり、メイン・バッテリー48がロー・バッテリー状 態になったことを検出すると、信号線50をアクティブ (プログラム可能インターバル・タイマー) 22、シリ 40 にする。サブCPU40はバス41を介してもバス14 と結ばれており、バス41を通じてメインCPU10と の間でパワー・マネジメント(ハイバーネーションを含 む) に関する命令及びデータをやりとりする。

> 【0021】サブCPU40は、デバイスごとにパワー オフしたり、あるいはシステム全体をパワーオフするこ とを指示するために、パワー・コントロール・レジスタ 54に信号を出力するが、その詳細は後で図2を参照し て説明する。

> 【0022】CPU10は、バス14を介してVGAチ

る。

レイ・コントローラであり、VRAM58の内容にした がって情報が表示されるように、LCDC(LCDコン トローラ)60を通じてLCDパネル62を制御する。 あるいは、CRT66とDAC(デジタル・アナログ・ コンバータ) 64を含むディスプレイ・ユニットをシス テムにオプションとして装着することもできるが、その 場合でも、CRT66への情報の表示はVGAチップ5 6が制御する。

【0023】システムには、外部記憶装置として、ハー ・コントローラ) 70/FDD (フロッピー・ディスク ・ドライブ) 72とが搭載されている。ハード・ディス ク装置68は、ハード・ディスク・ドライブ及びそれに 搭載されたハード・ディスクを含む概念であり、以下で はハード・ファイルとも呼ぶ。ハイバーネーション・モ ードに入るときにデータをストアするファイル(ハイバ ーネーション・ファイル) はハード・ファイルに作られ る。本発明によれば、ハード・ファイルが取り外し可能 (リムーバブル) であっても、ハイバーネーション/ウ ェーク・アップをサポートすることが可能である。

【0024】以上のハードウェア要素の他に、実際には 多くの I / F (インターフェース) が存在する(例え ば、ハード・ファイル68とバス14の間には、バス・ トランシーバが存在する)けれども、それらは当業者に は周知の事項であるので、説明を簡潔にする目的から、 図示を省略している。

【0025】次に、図2を参照して、パワー・オン/オ

フ機構を説明する。メイン・バッテリーの出力はDC/ DCコンバータ74を経て、システム全体を一度にパワ ーオフすることのできるFETスイッチ76に入力され 30 に配置する。要は場所が固定されていればよいのであっ る。FET76の出力は、メイン・メモリとVRAMに 対しては直接供給される。他方、LCDバックライト用 パワー入力端子に対しては、FETスイッチ80を介し て、シリアル・ポート24に直結されている内蔵モデム に対してはFETスイッチ81を介して、メインCPU 10及びその他の周辺装置に対してはFETスイッチ7 8を介して、それぞれFET76の出力が供給される。 【0026】それらFETスイッチの各々は、パワー・ コントロール・レジスタ54の対応するビット・セルと 電気的に接続されている。したがって、サブCPU40 40 ション・ファイルに実際にデータがストアされた時点 がレジスタ54にセットする値によって、FET76、 78、80、81のオン/オフが制御される。ハイバー ネーション・モードに入るときは、PMCの指示を受け てサブCPU40がFET76をオフにする値を対応す るビットにセットし、メイン・メモリとVRAMを含む システム全体のパワーをオフにする。サスペンド・モー ドに入るときは、PMCの指示を受けて、サブCPU4 Oが、FET76をオンにし、FET78、80、81 をオフにする値をレジスタ54にセットし、メイン・メ モリとVRAMを除くシステムのパワーをオフにする。

【0027】パワー・コントロール・レジスタ54のク リア端子とシステムのパワースイッチ82とは電気的に 接続されている。したがって、ユーザがシステムのパワ ースイッチをオンにしたときに発生する信号によって、 レジスタ54の値はリセットされ、すべてのFETスイ ッチがオンになり、システム全体にパワーが供給され

10

【0028】B. ハイバーネーション・ファイルの構造 図3に示すように、実施例では、ハイバーネーションを ド・ディスク装置68とFDC(フロッピー・ディスク 10 実現するために、制御情報のブロックA、ファイル・ア ロケーション情報のブロックB、PMメモリ中の作業デ ータのブロックC、VRAMの内容のブロックD、及び メイン・メモリの内容のブロックEのための場所を、ハ ード・ディスク上に確保する。制御情報は、後で詳述す るように、システム・コンフィギュレーション情報やブ ロックB~Dの各々のスタート・アドレスなど、パワー オン直後に必要となる情報である。作業データは、ハイ バーネーションに必要なその他のデータであり、例え ば、ハードウェア・コンテキスト情報(後述する)や種 20 々の制御フラグである。制御フラグの1例は、ハイバー ネーション・モードに入るとき及びそこから出るときに ブザーを鳴らすかどうかを選択するための、ユーザによ ってその値が変更可能なフラグである。

> 【0029】ブロックA~Eは、物理的に一続きの領域 であってもよい。しかしながら、少なくともブロックA は、ディスク上の固定された場所に存在する必要があ る。そこで、実施例では、ブロックAのみを、ハード・ ディスクの最も内側に定義されるCEシリンダ(リザー ブされた、ユーザがアクセスできないシリンダ)の先頭 て、制御情報をCEシリンダの途中のセクタからストア することも可能である。

> 【0030】セクションCで詳しく述べるように、ブロ ックB~Eは、OSのファイル・システムを用いて、ハ ード・ディスクのユーザ・パーティションに、ユーザ・ ファイルと同じ次元で、1つのファイルとして、その場 所が確保される。そのファイルの名前はリザーブされて おり、本実施例ではPM_HIBER, BINである。 ブロックB~Eはそれぞれ可変長であり、ハイバーネー で、ブロックC~Eのスタート・アドレスが決まる。通 常、ブロックB~Eを構成するセクタは物理的にハード ・ディスク上でとびとびに存在する。セクタの接続情報 は、ハード・ディスク上のファイル・アロケーション情 報領域(OSがDOSの場合はFAT)にリストの形で 記録される。セクションDで詳しく述べるが、PMC は、PM_HIBER. BINを構成するセクタの接続 情報を独自のアロケーション情報に変換して、ブロック Bにストアする。

50 【0031】C. ハイバーネーション・ファイルの生成

図4乃至図6を参照して、本発明によるハイバーネーシ ョン・ファイルの作成を説明する。

【0032】本発明では、OSファイル・システムを利 用して、ハード・ファイルなどのブロック・デバイスの ユーザ・パーティションにハイバーネーション・ファイ ルを設ける。そのために、ファイル作成ユーティリティ (例えば実行可能プログラム (. EXEファイル) であ る) を用意して、ハイバーネーション・ファイルを作成 する。しかしながら、ブロック・デバイスが複数存在す るとき、必ずしもPMCがそのすべてのデバイスに直接 10 ーク・ドライブがそうである。しかしながら、ユーティ (OS管理下のドライバ/BIOSを経由しないで)ア クセス可能とは限らない。なぜなら、ユーティリティか らは論理的に同じドライブに見えても、I/F(ハード ウェア)が適当でない等の理由で、PMCが直接アクセ スできない場合があるからである。

【0033】図4の例だと、OSファイル・システム は、リムーバブル・ディスク(光ディスク、SSF(ソ リッド・ステート・ファイル)、SRAMカードな ど)、ネットワーク・ドライブ(リモート・ファイ ル)、RAMディスク、圧縮パーティション、SCSI 20 れかによって異なってくる。したがって、ユーティリテ ドライブであるハード・ファイル1、及びIDEドライ ブであるハード・ファイル2のパーティション1、2、 3に対してアクセス可能であり、それらはユーティリテ ィにとって同等の論理ドライブである。

【0034】それらのドライブについて説明すると、ま ず、ネットワーク・ドライブは、ネットワークを介して 接続された異なるシステムのドライブであり、PMCが ハイバーネーション/ウェーク・アップのためのデータ 転送を行うためにアクセスすることが不可能である。R セスできるような I / F は用意されない。(そもそもR AMディスクは揮発性であるから、ハイバーネーション モードの間、データを保持することができない。)

【0035】圧縮パーティションは、圧縮されたデータ をストアするドライブであり、特別なアルゴリズムを持 った対応するドライバが、当該ドライブに書き込まれる データを圧縮し、あるいは読み出されるデータを伸長す るものである。 PMCは、その圧縮/伸長アルゴリズム を利用することができない。なぜなら、その圧縮パーテ ィションに対応するドライバは、OS管理下でのみ動作 40 述べる。ユーザがコマンドをキー・インしたり、グラフ するからである。したがって、圧縮パーティションはハ イバーネーション・ファイルの作成に不適当である。ま た、PMCが直接アクセスできるハード・ファイル用I /FとしてIDEドライバしか用意されていなければ、 PMCはハード・ファイル1にアクセスできない。

【0036】ハード・ファイル2に作られたパーティシ ョン4は隠しパーティションである。また、パーティシ ョン5は、OSにサポートされていないフォーマットの ドライブである。例えば、OSがDOSであるとき、O S/2のHPFSフォーマットはサポートされない。

(OS/2は、インターナショナル・ビジネス・マシー ンズ・コーポレーションの商標である。) これらパーテ ィション4、5は、PMCにとってアクセス可能であっ ても、OSファイル・システムにとってはアクセス不可 能である。

【0037】それらのドライブの中には、ユーティリテ ィがOSファイル・システムに対して問い合わせること によって、ハイバーネーション・ファイル作成に不適当 であることが判るものがある。図4の例では、ネットワ リティにとって、その他のドライブに対するPMCのア クセス可能性は不明である。

【0038】ドライブに割り当てられるドライブ・レタ ーでもってユーティリティがハイバーネーション・ファ イル作成ドライブを特定することが考えられる。しかし ながら、ドライブ・レターは、ドライブをサポートする ドライバがインストールされる順序によって異なる。ま た、ブート可能なドライブが複数ある場合には、割り当 てられるドライブ・レターは、ブートするドライブがど ィがドライブ・レターを使って固定的にドライブを特定 することができない。一方、PMCもまた、ドライブと ドライブ・レターの対応関係を知ることができない。

【0039】本発明は、PMCがアクセスでき、ユーテ ィリティがハイバーネーション・ファイルを作るのに適 したドライブを、次のようにして判別する。

【0040】まず、図5を参照して、POR時に行われ るシステムの動作を説明する。パワースイッチがオンさ れたり、あるいはシステムがリセットされると、POS AMディスクは仮想的なドライブであり、PMCがアク 30 Tプログラムが走る (ステップ502)。POSTがP MCをPMメモリにロードし終わると、一時的にPMC が実行され、PMCがアクセス可能なドライブの各々 で、ハイバーネーション・ファイル(PM_HIBE R. BIN) を探す (ステップ503)。探索が終了す ると、再びPOSTが実行され、残りの処理を行った 後、ノーマル・ブートあるいはウェーク・アップのため のブートの手順に入る(ステップ504、505)。

> 【0041】次に、図6を参照して、ハイバーネーショ ン・ファイル作成ユーティリティが実行するステップを ィカル・ユーザ・インターフェースを介して指示を与え ることによって、ハイバーネーションがイネーブルされ ると、ファイル作成ユーティリティの実行が開始される (ステップ601)。ステップ602で、ユーティリテ ィは、BIOSをコールして、ハイバーネーション・フ ァイルに必要とされるサイズ(メイン・メモリ、PMメ モリの作業データ領域、及びVRAMのサイズの合計) を知る。

【0042】ステップ603では、PMCに対し、上記 50 必要サイズ以上のサイズを持ったハイバーネーション・

ファイル (PM_HIBER. BIN) がステップ50 3での探索により見つかったかを尋ねる。そのようなフ ァイルが存在すれば、データをストアするのにそれを使 えばよいので、以後のステップを打ち切る。

【0043】PMCの返答が否定的であった場合は、ネ ットワーク・ドライブのように不適当であることがOS ファイル・システムに問い合わせることによりわかるド ライブを除き、ユーティリティがアクセス可能なドライ ブの各々について、以下のステップを実行する。

要サイズ以上か否かを判断する(ステップ606)。判 断結果が肯定的であるならば、OSファイル・システム を使って、そのドライブにリザーブされた名前を持つ小 さなファイルを一時的に作成し、一時ファイルが作られ たことを PMC に知らせる (ステップ 607)。 その一 時ファイルの名前はPM_HIBER. BINであって もよいし、その他の名前であってもよい。作るファイル のサイズは0であってもよい。

【0045】ユーティリティから知らせを受けたPMC 場合にはユーティリティにコンファメーションを送る。 PMCからコンファメーションを受け取った場合、その ドライブはPMCがアクセスでき、かつサイズ的にも十 分である。したがって、ユーティリティは、まずその一 時ファイルを削除し、しかる後、上記必要サイズと同じ サイズを持ち、名前がPM HIBER. BINである ハイバーネーション・ファイルを、OSファイル・シス テムを用いてそのドライブに作成する(ステップ60

た場合には、一時ファイルを削除し(ステップ61 1)、次に選択したドライブについてステップ606、 607、608を繰り返す。ドライブのサイズが不十分 である場合には、ステップ607、608、611をス キップする。どのドライバについてもPMCからコンフ ァメーシを受け取ることができない場合には、ハイバー ネーションが実行不可能であることを、ブザーを鳴らし たり、あるいはメッセージを表示するなどの手段によ り、ユーザに知らせ、一連の動作を終える(ステップ6 14)。

【0047】以上の例では、ハイバーネーション・ファ イルを作成するのに適当なドライブが見つかると、直ち にそのドライブにハイバーネーション・ファイルを作成 した。これの変形例として、すべての論理ドライブにつ いてハイバーネーション・ファイル作成の適否をチェッ クした後、ユーザに対して適当であるドライブを提示す るようにしてもよい。その場合には、ユーザに対して、 提示されたドライブを選択するようにプロンプトし、ユ ーザが選択したドライブにハイバーネーション・ファイ ルを作成する。

[0048]

D. ストア/リストア・シークエンスの概要 図7を参照しつつ、ハイバーネーション・モードに入る とき及びそこから出るときのストア/リストア・シーク エンスの概要を説明する。図示したステップ701から 708までの処理、及びステップ713から719まで の処理は、PMメモリのPMCをメインCPUが実行す ることによって行われる。

【0049】まず、ストア・シークエンスについて述べ 【0044】まず、選んだドライブのサイズが、上記必 10 る。図1に示したように、サブCPU40によって所定 の状態の発生(例えば、ホット・キーが押されたり、ロ ー・バッテリー状態になったこと)が検出されると、ト ラップ・ロジック16からメインCPU10に対してシ ステム割込み信号が送られる。これをトリガーとして、 現在実行中のタスクは中断され、システムの動作の支配 権はOSまたはアプリケーションからPMC(トラップ ハンドラ)に移る。

【0050】PMCは、システム割込みの原因を分析 し、信号線50を通じて知らされる外部事象が原因であ は直ちにその一時ファイルを読むことを試み、成功した 20 ると判断したときには、ハイバーネーション・モードに 入るべく、ストア動作実行ルーチンにジャンプする。 【0051】まず、PMCは、I/Oデバイスのアクテ ィビィティの有無をチェックする(ステップ701)。 アクティビィティが存在するとき(例えばDMAが行わ れているとき)には、所定時間(例えば10msec) 経過後、再度アクティビィティをチェックすることを繰 り返し、I/Oアクティビィティが検出されなくなるま で待つ。

【0052】 I /Oアクティビィティが検出されないと 【0046】PMCからコンファメーションが来なかっ 30 き、PMCは、まずハードウェア・コンテキスト情報を PMメモリにセーブし、次にハードウェア・コンテキス ト情報を含む作業データ全体をPMメモリからハード・ ディスク装置にセーブする(ステップ702)。ハード ウェア・コンテキスト情報の代表例は、CPU、割込み コントローラ、DMAコントローラ、ビデオ・コントロ ーラ等の各チップのレジスタの値や、タイマーのカウン ト値である。

> 【0053】ステップ703で、PMCは、VRAMの オリジナル・データをハード・ディスク装置に転送す 40 る。このとき、VRAMのデータを圧縮してからハード ディスクにストアしてもよい。ステップ704では、 ハイバーネーションのためのセーブ動作中であることを 示すアイコンのイメージをVRAMに書き込んで、ディ スプレイ装置に表示する。

> 【0054】アイコンを表示している間に、PMCは、 メイン・メモリのオリジナル・データをハード・ディス ク装置に転送する(ステップ705)。このとき、メイ ン・メモリのデータを圧縮してからハード・ディスクに ストアしてもよい。ステップ706では、システム・コ 50 ンフィギュレーション情報をCMOSからハード・ディ

スク装置にセーブする。システム・コンフィギュレーシ ョン情報の代表例は、システム (ポータブル・コンピュ ータ)本体に接続されているオプショナル・デバイスの タイプ及び個数並びにメイン・メモリのサイズである。 【0055】ステップ707で、PMCは、以上のシー クエンスを経てきたことを示すハイバーネーション・シ グニチャをセットする。ハイバーネーション・シグニチ ャは、2バイトの情報であり、図の領域Aにストアされ る制御情報の1アイテムである。

ンドを送り、システムのパワーをオフにする(ステップ 708)。

【0057】次に、リストア・シークエンスを説明す る。システムのパワーがオンになると、メインCPU は、ROMにストアされているPOST(パワー・オン ・セルフ・テスト)プログラムを実行する(ステップ? 12)。POSTは次のことを行う。

【0058】(i)パワーオフの間にメモリが増設され たり、あるいはFDDの数が変更されたりして、システ ム・コンフィギュレーションが変更されていた場合に は、POSTがこのことを検出して、直接的に、あるい はセット・アップ・プログラムを使って間接的に、CM OSのシステム・コンフィギュレーション情報を書き換

【0059】 (ii) FDDに関連する動作として、F DD/FDCが正常に動作するか、ハイバーネーション ・ウェーク・アップよりも優先してFDDからブートす る必要があるのか、FDDが取り外されて他のデバイス やユニットが装着されていないか、などのチェックを行 う。

【0060】(iii) PMCをROMからPMメモリ に転送する。

【0061】(iv)ハイバーネーション・シグニチャ のチェックを行う。

【0062】FDDからブートする必要がある場合、及 びステップ701~708を経てパワーオフされたので はない場合には、システム動作の支配権がPMCに移る ことなしに、ノーマル・ブートのための手順に入る。F DD/FDCが正常に動作しないなど、ハードウェア・ 【0063】このように、本発明では、ハイバーネーシ ョン・シークエンスを経たか否かという履歴情報をハー ド・ディスク装置だけに残し、システムの他の要素には 残さない。POR時に、POSTは、ハード・ディスク 装置の履歴情報に基づいて、ハイバーネーション・ウェ ーク・アップかノーマル・ブートかを判断する。したが って、取り外し可能ハード・ディスク装置を持ち運び、 ストア動作が行われたマシンと同様の機能を備えた他の マシンでタスクを再開することが可能になる。即ち、凍 結されたシステム環境を自由に移動させることができ

る。

【0064】ハイバーネーション・シグニチャ、したが ってハイバーネーション・コンテキストの存在が確認さ れると、システムの支配権はPOSTからPMCに移 る。まず、PMCは、ハード・ディスクとCMOSのシ ステム・コンフィギュレーション情報を比較する(ステ ップ713)。不一致が検出されたときには、アイコン 等によりエラー・メッセージを表示し、ユーザに対し て、現在のハイバーネーション・シグニチャを無効にす 【0056】最後に、PMCはサブCPUに対してコマ 10 ること、あるいはパワーをオフにして変更前のシステム ・コンフィギュレーションを回復することの何れかを選 択するようにプロンプトする(ステップ714)。な お、システム・コンフィギュレーションの回復をプロン プトするときには、変更前のシステム・コンフィギュレ ーションを提示して、ユーザをガイドしてもよい。

> 【0065】ハード・ディスク装置が取り外し可能であ るときには、ハード・ディスクにデータをセーブしたと きの環境 (第1の環境) とウェーク・アップのときの環 境(第2の環境)が異なる可能性が高い。例えば、第2 20 の環境の方がメイン・メモリのサイズが小さいことがあ る。また、第1の環境では I / Oデバイスのベース・ア ドレスが特定の値であることを要求するアプリケーショ ンが走っていたのに、第2の環境ではその値になってい ないことがある。また、第1の環境ではフロッピー・デ ィスクにアクセスするアプリケーションを実行していた のに、第2の環境ではフロッピー・ディスク・ドライブ が1台もないこともある。以上のような場合には、ウェ ーク・アップ自体が不可能であったり、再開されたタス クによってデータが破壊されるなどの不都合が生じる。 したがって、システム・コンフィギュレーションをチェ ックする機能は重要である。

【0066】ウェーク・アップできる環境にあることが 確認されたとき、PMCは、リストア(ウェーク・アッ プ) 中であることを示すアイコンのイメージをVRAM に書き込んで、ディスプレイ装置に表示する(ステップ 715)。ハイバーネーション・アイコンを表示してい る間に、PMCは、メイン・メモリのオリジナル・デー タをハード・ディスクからリストアする (ステップ71 6)。その後、アイコンを消して、VRAMのオリジナ エラーを検出したときには、システムがストップする。 40 ル・データをハード・ディスクからリストアする (ステ ップ717)。ステップ718では、ハードウェア・コ ンテキスト情報を含む作業データをPMメモリにリスト アし、ハードウェア・コンテキスト情報はそこからさら にI/OデバイスやCPUのレジスタなどの宛先へリス トアする。最後に、PMCは、FDDチェンジ・ライン エミュレーションのためのセッティングを行う(ステ ップ719)。以上のシークエンスの後、システムの支 配権はOSあるいはアプリケーションに移り、中断時点 からタスクの実行を再開する。

50 【0067】E. ハイバーネーション・ファイルへのセ

ーブ/リストア動作の詳細

図8を参照して、ハイバーネーション・ファイル (PM HIBER. BIN) へのデータのセーブ動作(図7 のステップ702、703、705、706、707) をより具体的に説明する。

【0068】まず、PMCは、ハードウェア・コンテキ スト情報をメモリのPMC領域にストアする(ステップ 801)。このように、最初にハードウェア・コンテキ スト情報をセーブしておけば、後のセーブ動作をやりや すくするためにハードウェア・コンテキストを変更する 10 ス)と長さ(セクタ数)を記録した8バイトのデータを ことが可能になる。

【0069】ステップ802では、ハード・ディスクの マスター・ブート・レコード (MBR) にアクセスし、 ハード・ディスク装置のパーティション情報(各パーテ ィションのスタート・アドレスとサイズ)を獲得する。 MBRは、ハード・ディスクの最も外側に定義されるシ リンダであり、リザーブされた、ユーザがアクセスでき ないシリンダである。

【0070】ステップ803で、PMCは、サイズが所 のルート・ディレクトリのアドレスを獲得する。アドレ ス算出方法は公知であるので、詳しくは述べないが、例 えばOSがDOSであるときは、パーティションの先頭 近くにあるバイオス・パラメータ・ブロック(BPB) を参照して、そのパーティションのルート・ディレクト リのアドレスを算出する。

【0071】ステップ804では、アドレスを算出した ディレクトリに順次アクセスし、リザーブされているフ ァイルの名前 (PM HIBER. BIN) を探す。も INが見つからなかったときには、ハイバーネーション の実行を拒否し、そのことをブザーを鳴らしたりメッセ ージを提示するなどの手段でユーザに知らせる。

【0072】PM_HIBER. BINが見つかったと きは、そのファイル・アロケーション・リストを追跡す る(ステップ805)。図9は、OSがDOSであっ て、ハード・ディスクのフォーマットが4セクタを1ク ラスタとするときのファイル・アロケーション・リスト を、PM HIBER. BINがクラスタ100から始 スタ500から始まりクラスタ549まで続くセクタ・ ブロックと、クラスタ300から始まりクラスタ399 まで続くセクタ・ブロックとに分かれている場合を例に とって示したものである。ルート・ディレクトリのPM _HIBER. BINのエントリには、最初のクラスタ 番号100が記述されている。周知のように、クラスタ に1対1に対応してFAT (ファイル・アロケーション ・テーブル)が設けられており、FATには後続のクラ スタ番号(したがってFAT番号)またはファイルの最

で、PMCは、ハード・ディスクに1回以上アクセスし て、200個のFATのリストを追跡することになる。 【0073】このようにして獲得したファイル・アロケ ーション情報を、ステップ806では、ストア/リスト アに適した独自のアロケーション情報に変換する。図1 0は、その変換後の情報のフォーマットを示す。図示し た例は図9に対応しており、PMCは、一続きのセクタ ・ブロックごとにその先頭のセクタ・アドレス(ディス ク上の物理的な先頭セクタ・アドレスからの相対アドレ 生成する。変換後のアロケーション情報は一旦PMメモ リの作業データ領域にバッファされる。

【0074】再び図8を参照するに、ステップ807 で、PMCは、PM_BIBER. BINのファイル・ サイズが、現在搭載されているVRAM、メイン・メモ リ及びPMメモリの作業データ領域のサイズの合計をサ ポートできるか否かをチェックする。例えば、ハイバー ネーション・ファイルを生成した後で、メイン・メモリ を増設した場合には、すべてのデータをセーブすること 定値を下回るパーティションを除いた各パーティション 20 ができない。そこで、ファイル・サイズが十分でないと きは、ハイバーネーションの実行を拒否し、そのことを ブザーなどの手段を使ってユーザに知らせる。

【0075】ファイルが十分に大きいときは、ステップ 806で生成されたアロケーション情報それ自身を使っ て、アロケーション情報をPMメモリからハイバーネー ション・ファイルにセーブする(ステップ808)。そ の後、作業データ、VRAMの内容、メイン・メモリの 内容を、それぞれハイバーネーション・ファイルにセー ブする(ステップ809~811)。それらデータをハ し何れのディレクトリにおいてもPM_HIBER.B 30 ード・ディスクに転送する際にも、PMメモリ中のファ イル・アロケーション情報が参照される。

【0076】最後に、制御情報を作成し、ハード・ディ スクの制御情報領域(図3の領域A)にセーブする(ス テップ812、813)。制御情報のアイテムは、図3 に示したブロックB、C、Dそれぞれのスタート・アド レス、CMOS中にある現在のシステム・コンフィギュ レーション情報、及びハイバーネーション・シグニチャ である。そのうち、システム・コンフィギュレーション 情報には、デバイスのベースI/Oアドレス、メイン・ まりクラスタ149まで続くセクタ・ブロックと、クラ 40 メモリのサイズ、及びデバイス・コンフィギュレーショ ン(デバイスのタイプと個数)が含まれる。このうち、 ベース I / Oアドレスは、例えばシリアル・ポートに接 続されているデバイスの各々について、そのベース・ア ドレスが3F8 (H) または2F8 (H) のどちらであ るかを示す。

> 【0077】次に、図11を参照して、ハイバーネーシ ョン・ファイル (PM_HIBER, BIN) からのデ ータのリストア動作(図7のステップ713、716、 717)をより具体的に述べる。

後を示す特別な番号が記述されている。ステップ805 50 【0078】ハイバーネーション・ファイルのハード・

ディスク上の位置を知るために、PMCは、まず、CE シリンダの制御情報領域にアクセスし、そこにある制御 情報を読む(ステップ1101)。制御情報領域のアド レスは固定されているので、直ちにアクセスすることが できる。ステップ1102では、制御情報に含まれるシ ステム・コンフィギュレーション情報を、ウェーク・ア ップ・マシンのCMOS中のシステム・コンフィギュレ ーション情報と比較する。

【0079】ステップ1103で、PMCは、制御情報 に含まれるスタート・アドレスを使って、ハード・ディ 10 ション・ファイルのアロケーション情報を獲得するため スク上のファイル・アロケーション情報ブロックにアク セスし、そこにあるファイル・アロケーション情報をP Mメモリにリストアする。そのファイル・アロケーショ ン情報を用いて、PMCは、まずメイン・メモリの内容 をリストアし、その後で、VRAMの内容をリストアす る(ステップ1104、1105)。これらのステップ では、制御情報領域に含まれるメイン・メモリ・ブロッ ク及びVRAMブロックのスタート・アドレスも用いら れる。最後に、ハード・ディスク上の制御情報を無効に して、リストア動作が完了する(ステップ1106)。 ハイバーネーション・シグニチャも無効になるので、そ の後で再びハイバーネーション・モードに入ることのな い限り、パワーオンすれば通常の手順でブートされるこ とになる。

【0080】なお、説明を省略したが、実際には、図8 のステップ810と811の間、及び図11のステップ 1103と1104の間には、ハイバーネーション・ア イコンを表示するステップがあり、図11のステップ1 105と1106の間には、H/Wコンテキスト情報を リストアするステップがあることに注意されたい。

【0081】ハイバーネーション・ファイルを構成する セクタのハード・ディスク上での位置情報は、他のユー ザ・ファイルと同様に、OSのファイル・システムによ って、複雑なリストの形で管理される。そこで、本発明 は、ハイバーネーション・ファイルへのデータ転送を開 始する前に、それらセクタの位置情報を獲得するべく、 OSまたはドライバの管理する複雑なリストにアクセス し、それを独自のアロケーション情報に変換し、バッフ ァ (PMメモリ) に入力する。そして、VRAMやメモ リからハード・ディスク装置にデータを転送するとき は、ファイルのセクタ位置を知るために専らその独自の アロケーション情報を参照する。したがって、ハード・ ディスクへのデータ転送中は、ハード・ディスク上のF AT領域などのファイル・アロケーション情報領域へア クセスしなくてよく、セーブ動作を高速化することがで きる。

【0082】また、本発明では、セーブ動作を行うとき に作成した独自のハイバーネーション・ファイルについ てのアロケーション情報をハイバーネーション・ファイ ルの一部に書き込み、かつそのスタート・アドレスをハ 50 域107の色は、背景108と異なる色である。

ード・ディスク上の固定されたアドレスにあるブロック に書き込んでいる。ハード・ディスク装置からVRAM やメモリにデータを転送するときには、ファイルを構成 するセクタの位置を知るためにそのファイル中にストア されていたアロケーション情報を参照する。したがっ て、ハード・ディスクからのデータ転送中は、ハード・ ディスク上のFAT領域などのファイル・スペース・ア ロケーション情報領域へアクセスしなくてよい。このよ うにして、ウェーク・アップ時において、ハイバーネー のハード・ディスクへのアクセス頻度を最小限に留める ことができ、リストア動作を高速化することができる。 【0083】F. アイコン表示動作

図12を参照して、アイコン表示に関係する動作(図7 のステップ703~705及びステップ715~71 7)をより具体的に述べる。

【0084】本発明では、メイン・メモリの内容とVR AMの内容を分けて管理する。ハイバーネーション・モ ードに入るとき、PMCは、先に、VRAMの内容をハ 20 イバーネーション・ファイルにセーブする (ステップ1 201)。VRAMのオリジナル・データを保存した 後、VGAチップ(ビデオ・コントローラ)をグラフィ ックス・モードにセットし、アイコンのイメージをVR AMに書き込んでシステム本体に接続されたディスプレ イ装置に表示する(ステップ1203、1204)。メ イン・メモリからハード・ディスクへのデータ転送の 間、そのアイコンは表示され続ける。

【0085】ウェーク・アップするときは、VGAチッ プをグラフィックス・モードにセットし、アイコンのイ 30 メージをVRAMに書き込んでディスプレイ装置に表示 する(ステップ1205、1206)。アイコンは、ハ ード・ディスクからメイン・メモリへのデータ転送の 間、表示され続ける(ステップ1207)。VRAMの オリジナル・データのリストアはその後で行う(ステッ プ1208)。

【0086】VRAMがアクセスされる期間(ステップ 1203、1208)は、アイコンは表示されない。し かしながら、一般に、VRAMにアクセスする期間は、 メイン・メモリにアクセスする期間(ステップ120 40 4、1208) に比べて十分に短い。ステップ120 3、1208でアイコンが表示されないのは一瞬であ り、実際上の不都合ない。

【0087】図13は、ステップ1203で表示される スクリーンの1例を示す。アイコン101はシステムを 表しており、アイコン102はハード・ディスク装置を 表している。また、アイコン103は、データ転送の向 きを表している。それらアイコンはアイコン・フレーム 104、105によって囲まれている。アイコン・フレ ーム104の内側の領域106、及び105の内側の領

【0088】図14は、図12のステップ1208で表 示されるスクリーンの1例を示す。アイコン101、1 02の位置が入れ替わっていることを除き、図13と同 じデザインである。

【0089】図15を参照して、図12のステップ12 03、1206に共通するアイコン描画ステップを具体 的に説明する。まず、PMCは、VRAM全体に背景色 のデータをセットして、スクリーンを背景色で埋める (ステップ1501)。次に、アイコン・フレームの内 側の領域106、107を背景色とは異なる色で塗る (ステップ1502)。図13、14に示すように、領 域106、107は単純な矩形なので、プログラム (P MC)がスクリーン上でのそれらの位置を指示し、中を 塗り潰すことは簡単である。ステップ1503、150 4では、アイコン101、102、103のイメージ・ データをPMメモリから読み、それをVRAMにセット する。アイコン・イメージはデータ量が少ないので、予 めROMにストアしておき、POR時にPMメモリに書 き込むようにしている。

あってよいが、ハード・ディスクとメイン・メモリの間 のデータ転送時に定期的にVRAMにアクセスし、その 内容を書き直すことにより、ハイバーネーション・アイ コンの表示を時間とともに変化させてもよい。例えば、 矢印アイコン103を点滅させたり、セーブまたはリス トアされたデータ量を示すイメージをシステム・アイコ ン101に付け加えることが可能である。

【0091】以上のように、本発明では、メイン・メモ リ・データのブロックとVRAMデータのブロックを分 けて管理する。そして、ハイバーネーション・モードに 30 入るときにはまずVRAMのオリジナル・データをスト アし、その後でメイン・メモリのオリジナル・データを ストアする。また、ウェーク・アップのときは、まずメ イン・メモリのオリジナル・データをリストアした後 で、VRAMのオリジナル・データをリストアする。即 ち、セーブ動作時とリストア動作時とでVRAMとメイ ン・メモリへのアクセス順序を変える。

【0092】もし、メイン・メモリ・データとVRAM データのブロックを区別して管理しないならば、先にV する場合、ウェーク・アップ時にVRAMの内容をメイ ン・メモリの内容よりも先にリストアしなければならな い。したがって、ハイバーネーション・モードに入ると きにアイコンを表示できても、ウェーク・アップ時には アイコンを表示することができない。逆に、先にメイン ・メモリの内容をセーブしてからVRAMの内容をセー ブすると、今度はハイバーネーション・モードに入ると きにアイコンを表示できない。

【0093】したがって、ハイバーネーション・モード

のオリジナル・データを破壊することなしにアイコンを 表示するためには、本出願明細書で提唱するように、メ イン・メモリ・データのブロックと VRAMデータのブ ロックを分けて管理し、セーブ動作時とリストア動作時 とでVRAMとメイン・メモリへのアクセス順序を変え ることが肝要である。

22

[0094]

G. FDDチェンジ・ライン・エミュレーション 図16乃至図22を参照して、PMCがサポートするF 10 DDチェンジ・ライン・エミュレーションを説明する。 【0095】図16は、図1の中から、FDDチェンジ ・ライン・エミュレーションに関係するハードウェア要 素を抽出して示したものである。図1に示されていなか った要素は、FDDに挿入されているFD(フロッピー ・ディスク) 94、FDDとFDCの間のチェンジ・ラ イン92、FDC内のチェンジ・ライン・ステータス・ レジスタ90及びトラップ・ロジック内のモニタすべき アドレスをストアするトラップ・レジスタ96である。 【0096】フロッピー・ディスクに関しては、通常、 【0090】ハイバーネーション・アイコンは静止画で 20 過去にそのフロッピー・ディスクにアクセスしたか否か によって、アクセス方法が異なってくる。既に過去にア クセス (読み/書き) があった場合、そのときに読んだ ファイル・アロケーション情報(OSがDOSの場合に はFAT)がOS管理下の所定のメモリ・アドレスにセ ープされる。したがって、アロケーション情報をあらた めてフロッピー・ディスクから読む必要がない。このた め、2回目以後のフロッピー・ディスクへのアクセスが 高速化される。

【0097】一般に、メイン・メモリにあるフロッピー ・ディスクのアロケーション情報が有効であるか否か は、次のような機構によって判別される。FDDとFD Cを結ぶチェンジ・ラインは、FDDへのフロッピー・ ディスクの着脱を監視する専用の信号線であり、システ ムのパワーがオンされたときに自動的にアクティブにな る。そして、POSTがFDCを介してFDDにアクセ スし、そこにフロッピー・ディスクがあることを検出し たときには自動的にインアクティブになり、フロッピー ・ディスクが検出されなかったときはアクティブのまま である。また、フロッピー・ディスクが挿入されるとア RAMの内容をセーブしてからメイン・メモリをセーブ 40 クティブになり、挿入されたフロッピー・ディスクへの 実際のアクセスがあると、自動的にインアクティブにな る。フロッピー・ディスクがイジェクトされると再びア クティブに戻る。実施例では、ハイ状態がアクティブに 対応し、ロー状態がインアクティブに対応する。

【0098】チェンジ・ラインのステータスはフラグに 反映される。 I / Oアドレス3F7 (H) を割り振られ たチェンジ・ライン・ステータス・レジスタ (図16の レジスタ90) のビット7がそのフラグ (チェンジ・ラ イン・ステータス・フラグ)であり、値が1のときアク に入るときとウェーク・アップのときの両方でVRAM 50 ティブであることを示し、値が0のときインアクティブ

であることを示す。

【0099】FDCに直接アクセスするのは、BIOS またはドライバ(例えば、OSがDOSのときはBIO S、OSがOS/2のときはドライバ)である。BIO S/ドライバは、チェンジ・ライン・ステータス・レジ スタの内容を読んで、そのビット7が1のとき、メイン ・メモリの中のフロッピー・ディスクのアロケーション 情報を無効化(フラッシュ)し、新たにフロッピー・デ ィスクのファイル・アロケーション情報を読み出す。

23

時点でフロッピー・ディスクがFDDに挿入されてお り、かつ既にそれへのアクセスも行われていた場合、そ のフロッピー・ディスクのファイル・アロケーション情 報がハード・ディスクにセーブされ、それがそのままウ ェーク・アップ時にメモリにリストアされる。

【0101】そこで、ハイバーネーション・モード中に フロッピー・ディスクの交換が行われた場合を考える と、POSTはFDDにフロッピー・ディスクがあるこ とを検出するので、ウェーク・アップ・シークエンスが 終了した時点では、チェンジ・ライン信号はインアクテ 20 ィブになっている。したがって、BIOS/ドライバ は、リストアされた古いフロッピー・ディスクのファイ ル・アロケーション情報を有効であると判断して、その 情報を用いて現在挿入されているフロッピー・ディスク にアクセスし、誤ったデータを読んだり、そのフロッピ ー・ディスクのデータを破壊するという問題があった。 同様の問題は、サスペンド後のレジュームのときにも起 こる可能性がある。

【0102】サスペンド中またはハイバーネーション中 Fなど)にも存在する。しかしながら、そのような媒体 の場合には、充実したソフトウェアが用意されており、 それを使って問題の解決が図られている。即ち、カード をシステムに装着したままサスペンドまたはハイバーネ ーションの低消費電力モードに入り、そのモードから出 た場合でも、低消費電力モードに入るときにあたかもカ ードが抜かれたかのようにシステムに対してフェイク し、レジュームあるいはウェーク・アップするときに、 あたかもカードが差し込まれたかのようにシステムに対 ・メモリにあるカードのファイル・アロケーション情報 を無効化し、改めてアロケーション情報を獲得する。こ のように、カードへの給電を止める低消費電力モードに 入るときとそこから出るときのそれぞれで、システムに 対してソフトウェアによるフェイク操作を行っている。 【0103】しかしながら、フロッピー・ディスクの場 合には、チェンジ・ライン信号のステータスがハードウ ェア的に所定のタイミングで変化し、そのステータスを CPUが読みに行くという方式が定着している。そのよ

カモード中に行われたフロッピー・ディスクの交換に起 因する上記問題を解決するためには、カード型の記憶媒 体の場合とは異なる手段を講じなければならない。

【0104】そこで、本発明では、ウェーク・アップま たはレジュームのシークエンス終了後に、BIOS/ド ライバが最初にチェンジ・ライン・ステータス・フラグ をチェックするタイミングを捉えて、そのステータスを フェイクする。そして、フロッピー・ディスクが実際に は装着されたままでも、抜かれたかのようにシステムに 【0100】さて、ハイバーネーション・モードに入る 10 見せかけて、フロッピー・ディスクのファイル・アロケ ーション情報をフラッシュさせる。 具体的には次の2つ の方法がある。

> 【0105】(1) チェンジ・ライン・ステータス・レ ジスタへのアクセスをトラップして、チェンジ・ライン ・ステータス・フラグの値を一時的にフェイクする。

> 【0106】(2)チェンジ・ライン信号をハードウェ ア的に操作することの可能なボードを用意する。

【0107】以下、ハイバーネーション・モードから出 るウェーク・アップの場合について、上記方法の各々を 説明する。ただ、本発明はサスペンド・モードから出る レジュームの場合にも適用可能であることに留意された ٧١,

【0108】(1) 最近のポータブル・コンピュータ には、I/Oアクセスをトラップする機構が備わってい る。それは、図1に示した例のように、インテル社の8 0486SL (CPU) と82360SL (トラップ・ ロジック)の組み合わせにより実現される。82360 SL中のレジスタ (図16のレジスタ96) に I/0ア ドレスを設定しておくと、80486SLからその1/ の媒体の交換に伴う問題は、カード型の記憶媒体(SS 30 Oアドレスにアクセスする命令が出されたときに、82 360SLは、80486SLに対してシステム割込み (SMI) を発する。システム割込みに応答してハンド ラ(PMC)がイネーブルになり、割込みの原因を分析 し、所定のI/Oアドレスへのアクセスが原因であると 判断すると、トラップ・ルーチンにジャンプする。

【0109】従来、トラップ機構は、典型的には、パワ ーオフしているデバイスに対してアクセスする命令が出 されたときに、実際にアクセスを行う前にそのデバイス をパワーオンするために用いられていた。チェンジ・ラ してフェイクする。これを受けて、システムは、メイン 40 イン・ステータスをフェイクする第1の方法は、このト ラップ機構を活用する。

【0110】図17を参照して、フェイク動作に関係す るステップの流れを説明する。既に詳しく述べたよう に、パワーオン直後に走るPOSTにより、ハイバーネ ーション・シグニチャが確認されると、ウェーク・アッ プ・シークエンスに入る(ステップ171、172)。 チェンジ・ラインのステータスは、パワーオンの時点で はアクティブであるけれども、POSTによりフロッピ 一・ディスクがFDDに装着されたままであることが検 うな慣用されている方式との調和を図りつつ、低消費電 50 出された時点で、インアクティブになる。

【0111】ステップ173で、PMCは、チェンジ・ ライン・エミュレーションのためのセッティングを行 う。具体的には、トラップ・ロジック16のレジスタ9 6 (図16参照) に、3F7 (H) の値をセットする。 このステップの後、システムの支配権はOS/アプリケ ーションに戻る。

25

【0112】OS/アプリケーション実行再開後の最初 のフロッピー・ディスクへのアクセスのときに、チェン ジ・ライン・ステータスのフェイクが行われる(ステッ プ174)。図18及び図19を参照して、ステップ1 10 ステップ213では、FDDチェンジ・ライン・エミュ 74をより詳しく説明する。

【0113】図19は、BIOS/ドライバのコードの 一部を示す。命令MOV DX, 3F7 (H) が実行さ れると、CPUのDXレジスタに3F7(H)がロード される。次に、命令IN AL, DXが実行されると、 I/Oアドレス3F7 (H) がアクセスされ、チェンジ ・ライン・ステータス・レジスタの内容がCPUのAL レジスタにストアされる。このとき、システム割込みが 発生し、トラップ・ハンドラ (PMC) が実行される。 ハンドラは、システム割込みの原因を分析し、I/Oア 20 ドレス3F7 (H) へのアクセスのトラップを処理する ルーチンにジャンプする。そのルーチンは、ALレジス タのビット7の値を1にセットして、BIOS/ドライ バに返す。したがって、続く命令TEST AL, 80 Hによって、レジスタ3F7 (H) のビット7の値は1 であるとの情報がBIOS/ドライバに伝えられる。こ れに応答して、OS/ドライバは、メモリにあるフロッ ピー・ディスクのファイル・アロケーション情報をフラ ッシュする。そして、フロッピー・ディスク上の所望の ファイルにアクセスするために、改めてフロッピー・デ 30 ン情報をフラッシュする。 ィスクのアロケーション情報を読み出す。

【0114】なお、BIOS/ドライバに戻る直前に、 PMCは、トラップ・レジスタにセットされた値をクリ アする(図17のステップ175)。したがって、2回 目以降のフロッピー・ディスクへのアクセスのときに は、チェンジ・ライン・ステータスはフェイクされな

【0115】(2) 第2の方法は、図20に示される ように、ボードにハードウェア要素を追加することによ り実現される。追加される要素は、レジスタ112を内 40 蔵する I / Oポート110、 I / Oアドレス・デコーダ 114、ORゲート116、信号線118及び120で ある。レジスタ112には、特定の1/0アドレス(1 500 (H) とする) が割り振られている。レジスタ1 12の特定のビット(ビット0)の値を示す信号は、信 号線118を介して、ORゲート116の一方の入力端 子に入力される。ORゲート116の他方の入力端子に は、FDD92からのチェンジ・ライン信号が入力され る。ORゲート116の出力端子は、チェンジ・ライン ・ステータス・レジスタ90のビット7と結ばれてお 50 ードウェア構成要素を示す図である。

り、ORゲート116の出力がレジスタ90のビット7 の値となる。 I/Oアドレス・デコーダ114は、アド レス・バス14をモニタし、アドレス信号3F7 (H) をデコードし、1/0ポート110に対してパルス信号 を出力する。デコーダ110の出力端子は、レジスタ1 12のクリア端子と結ばれている。

【0116】図21を参照して、第2の方法のステップ の流れを述べる。ステップ211、212は図17のス テップ171、172と同じなので、説明を省略する。 レーションをセットするために、PMCが、I/Oアド レス1500 (H) を指示して、レジスタ112のビッ ト0の値を1にセットする。その結果、図22に示すよ うに、チェンジ・ライン・ステータスはPOSTによる FDCへのアクセスのためにインアクティブになったま まであるけれども、信号線118がアクティブになるの で、信号線120のステータスはアクティブとなる。し たがって、チェンジ・ライン・ステータス・レジスタ9 0のビット7には1がセットされる。

【0117】ステップ213の後、システムの支配権は OS/アプリケーションに戻る。OS/アプリケーショ ンが実行されている間も、レジスタ90のビット7は値 が1のままであり、チェンジ・ライン・ステータスをフ ェイクした状態が続く。

【0118】 OS/アプリケーションの再開後のフロッ ピー・ディスクへの最初のアクセスのときに、BIOS /ドライバが I/Oアドレス 3 F 7 (H) を読むと、そ のビット7の値は1である。したがって、OS/ドライ バは、フロッピー・ディスクのファイル・アロケーショ

【0119】アドレス3F7(H)へのアクセス・サイ クルの間に、デコーダ114からレジスタ112をクリ アするパルスが出力される。したがって、ORゲート1 16の入力はどちらもインアクティブとなり、チェンジ ・ライン・レジスタ90のビット7のステータスはイン アクティブとなる。このように、FDDチェンジ・ライ ン・エミュレーション・リセット(ステップ214) は、第1の方法と異なり、ハードウェアによって実行さ


【0120】システムによっては、トラップ機構を持た ないものもあり、また、トラップ機構があってもその能 力が制限されているものもある。そのような場合には、 第2の方法が有効である。


[0.121]


【発明の効果】本発明によれば、ハイバーネーション及 びウェーク・アップのための一連の動作を高速で行うこ とが可能となる。

【図面の簡単な説明】


【図1】本発明を用いた情報処理システムの1例の、ハ









【図6】




【図7】







【図12】




【図15】



【図17】



【図21】



フロントページの続き

(51) Int. Cl. "

識別記号 庁内整理番号

3 4 0 Q 9293-5B

FΙ

技術表示箇所